# BEST AVAILABLE COPY

### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-076974

(43) Date of publication of application: 22.03.1996

(51)Int.CI.

G06F 7/00 G06F 9/445

(21)Application number: 06-215649

(71)Applicant: FUJITSU LTD

(22)Date of filing:

09.09.1994


(72)Inventor: KUBOYAMA SHOICHI

#### (54) DATA PROCESSOR

#### (57) Abstract:

PURPOSE: To efficiently speed up initial rise and to improve the performance of a system by providing this data processor with a means for loading down configuration data to a configuration memory.

CONSTITUTION: A CPU 1 transfers configuration data (1) from a file storage device 7 or a system memory 2 to a RAM 6 through an I/F 4, and then requests the down—loading of the data (1) stored in the RAM 6 to an FPGA 53 to a down—load control part 51. The control part 51 loads down the requested data (1) to a configuration data memory (RAM) 530 in the FPGA 53 and sets up an FPGA individual function part to a prescribed function. The current down—loading state of the FPGA 53 is judged by an FPGA down—loading state judging part 52 and control is executed so as not to reload the same function.



#### **LEGAL STATUS**

[Date of request for examination]

21.09.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

This Page Blank (uspto)

#### (19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平8-76974

(43)公開日 平成8年(1996)3月22日

(51) Int.Cl. <sup>6</sup> G 0 6 F	7/00 9/445	酸別記号	庁内整理番号	FI	技術表示箇所			
			8323-5E	G06F	7/ 00		s	
			7230-5B	•.	9/ 06	420	Н	
			•	審査請求	未請求	謝求項の数3	OL	(全 7 頁)
(21)出願番号	出願番号 特願平6-215649		(71) 出願人	· ·				
(22)出顧日		平成6年(1994)9			株式会社 3.11160末中原区 1	l. sk trisfas	ALESSIA.	
(each Illight 14		1 22 0 4 (1001) 5	/ <b>,, 5</b> H	(72)発明者		泉川崎市中原区」 E一	C小田中)	1015番地
					神奈川県	- 具川崎市中原区」 株式会社内	上小田中1	1015番地
				(74)代理人				
			• •					
		•						
						•		•


#### (54) 【発明の名称】 データ処理装置

#### (57)【要約】

【目的】 本発明は、データ処理装置、特に、ハードウェアの機能を決定するFPGAのコンフィグレーション・データをFPGA内のメモリにダウンロードする機構に関し、効率良く、初期の立ち上がりを高速化し、システム性能を向上させる。

【構成】 所定のハードウェアの機能を決定するRAM型のFPGAを備えているデータ処理装置に、電源投入時等の初期化時には、ROM等に、予め、格納されているコンフィグレーション・データ①をRAM型FPGAのRAMにダウンロードし、外部記憶装置等からコンフィグレーション・データ①をダウンロードする際には、既に、上記FPGAのRAMにコンフィグレーションされているデータ種別と、新たにコンフィグレーションの依頼をされたデータの種別とを比較する手段を備え、該比較で同一の場合には、再ダウンロードしない。又、該FPGAのRAMへのコンフィグレーション・データのダウンロード時には、追加、又は、オーバライトとする。

#### 本発明の原理機械図



#### 【特許請求の範囲】

【請求項1】所定のハードウェアの機能を決定するフィ ールドプログラマブルゲートアレイのコンフィグレーシ ョン・データを、該ハードウェア内の前記フィールドプ ログラマブルゲートアレイ内のコンフィグレーション用 メモリにダウンロードする機能を備えたデータ処理装置 において、

初期化時には、読み取り専用メモリに、予め、格納され ているコンフィグレーション・データを、前記フィール ドプログラマブルゲートアレイ内のコンフィグレーショ ン用メモリにダウンロードする手段を備えたことを特徴 とするデータ処理装置。

【請求項2】所定のハードウェアの機能を決定するフィ ールドプログラマブルゲートアレイのコンフィグレーシ ョン・データを、該ハードウェア内の前記フィールドプ ログラマブルゲートアレイ内のコンフィグレーション用 メモリにダウンロードする機能を備えたデータ処理装置 において、

外部からコンフィグレーション・データをダウンロード する際には、前記コンフィグレーション・データを所定 20 のランダムアクセスメモリにコピーした後、該ランダム アクセスメモリから前記フィールドプログラマブルゲー トアレイ内のコンフィグレーション用メモリにダウンロ ードする手段を備えたことを特徴とするデータ処理装 置。

【請求項3】所定のハードウェアの機能を決定するフィ ールドプログラマブルゲートアレイのコンフィグレーシ ョン・データを、該ハードウェア内の前記フィールドプ ログラマブルゲートアレイ内のコンフィグレーション用 メモリにダウンロードする機能を備えたデータ処理装置 30 において、

外部からコンフィグレーション・データをダウンロード する際には、既に、前記フィールドプログラマブルゲー トアレイ内のコンフィグレーション用メモリにコンフィ グレーションされているデータ種別と、新たにコンフィ グレーションの依頼をされたデータの種別とを比較する 手段を備え、該比較手段で同一のデータ種別と判断され た場合には、再ダウンロードしないことを特徴とするデ ータ処理装置。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、データ処理装置、特 に、ハードウェアの機能を決定するフィールドプログラ マブルゲートアレイ(FPGA)のコンフィグレーショ ン・データを、該フィールドプログラマブルゲートアレ イ (FPGA) 内のメモリにダウンロードする機構に関 する。

【0002】近年、ダウンサイジング等が叫ばれ、日 つ、処理の高速化が望まれる様になってきている。この 様な要求の中で、これまで、実装密度の高度化等により 50 対応してきたが、限界に達しているのも事実である。

【0003】この様な環境の中で、単一のハードウェア においてハードウェアの機能をダイナミックに切り換え る技術は、ハードウェア技術上において重要な位置を占 める。このハードウェア機能をダイナミックに切り換え る技術の一つである、再コンフィグレーション可能なフ イールド・プログラマブル・ゲートアレイ(以下、FP GAということがある)が有効な手段となる。

【0004】このFPGAを機能毎の初期化(再コンフ イグレーション) の際のコンフィグレーション・データ の取扱いも、データ処理システムの性能上重要な技術で あり、本発明は、このコンフィグレーションの技術に関 するものである。

[0005]

【従来の技術】図5~図6は、従来のデータ処理装置の ダウンサイジング技術を説明する図であり、図5(a) は、汎用型のデータ処理装置の場合を示し、図5(b) は、カストマライズしたデータ処理装置の場合を示し、 図5(c) は、専用のゲートアレイを使用した場合を示 し、図6(a)は、階層型の実装技術の例を示し、図6 (b) はフィールド・プログラマブル・ゲートアレイ(FPA G)の構成例を示している。

【0006】図5(a) は、汎用型のデータ処理装置を示 しており、ダウンサンジングを行う場合、高密度実装可 能な素子の選択,及び、実装技術の高度化、例えば、両 面実装技術等を導入するとか、1チップ化等を行う必要 がある。

【0007】図5(b) は、カストマライズしたデータ処 理装置の場合を示し、ユーザの特殊な機能仕様に合わせ て、専用処理装置を構築し、高集積化を行うものであ る。例えば、中央処理装置(CPU) を複数個搭載して、フ レキシブルな制御機構を構築する場合もある。

【0008】図5(c) は、汎用型のデータ処理装置の本 体部に、ユーザの要求に合わせて、一つ、又は、複数個 の専用のゲートアレイ素子を搭載することでダウンサイ ジングを図った場合である。 具体的には、図6(a) に示 されているように、マザーボードに、専用のベビーボー ドを、固定的に、或いは、必要に応じてコネクタ部分で 取り替えて、階層構造で搭載する等の方法がある。

40 [0009]

> 【発明が解決しようとする課題】上記従来の技術で説明 したダウンサンジング技術には、以下の問題を含むもの である。

> 【0010】 先ず、図5(a) に示した汎用型のデータ処 理装置の場合、実装技術の向上が、ダウンサイジングの 要求に対して追従できないのが現状である。又、汎用的 な中央処理装置(CPU) を使用するため、フレキシビリテ ィは高まるが、専用のハードウェアによるものに比較し て、処理速度の性能面で対抗することができない問題が 発生する。

【0011】次の、図5(b) に示したカストマライズしたデータ処理装置の場合には、専用化されたハードウェアで構築するため、処理能力上の問題は解消されるが、開発工数が増大するという問題が発生する。又、汎用性、つまり、フレキシビリティが低下する問題がある。【0012】次の、図5(c) に示した専用のゲートアレイ素子を使用する場合、図5(b) の場合と同様に、専用のゲートアレイを開発する必要があり、開発期間が増大する。又、専用ゲートアレイのため、汎用性に乏しくなる問題がある。

【0013】上記の問題点を解決する技術として、ハードウェアの機能を決定するフィールドプログラマブルゲートアレイ(FPGA)を使用する手段が考えられる。以下、該FPGAを使用する場合に解決できる上記問題点と、新たに発生する問題点を挙げる。

【0014】図6(b) は、FPGAの構成例を示した図である。図示されているように、FPGA内にはコンフィグレーション用メモリがあり、該コンフィグレーション用メモリには、例えば、フューズ型, ROM型, RAM型があり、前記フューズ型では、コンフィグレーショ20ン・データを、該フューズ型メモリにダウンロードすることより、該ダウンロードされたコンフィグレーション・データが指示する位置のフューズの溶融切断によって決まる機能のハードウェアが構築できる。同様に、ROM型では、該ROM型のメモリにコンフィグレーション・データをダウンロードすることで、該ダウンロードされたコンフィグレーション・データが指示する所定のハードウェアを構築することができる。

【0015】上記フューズ型,ROM型では、該FPG Aの機能を追加する場合、該機能の追加をダイナミックに追加することがでぎないという問題がある。その解決策としては、複数個のFPGAを設けて、ダイナミックに切り替えて使用できるように構築する必要があり現実的ではない。

【0016】然しながら、該コンフィグレーション・データをリード,ライト可能なRAM型メモリを備えたFPGAを使用すると、上記の問題をクリアすることができるが、該FPGA内のRAMにコンフィグレーション・データを転送する手段、或いは、どのコンフィグレーション・データファイルをダウンロードするかの管理手 40段が必要となる。

【0017】一方、FPGAを使用することで、以下の問題を解決することができる。

- ・ FPGAによる専用のハードウェアの開発により処理速度の向上が可能
- ・ FPGAを使用することで、専用ゲートアレイに比べるとリメイク(作り替え)等のリスクを低減する事が 可能
- ・ 再ローディング可能なFPGA (具体的には、上記 RAM型メモリを使用したFPGA) を使用すること

で、汎用性のあるハードウェアへの拡張が可能である。 【0018】特に、上記の3項目目の解決点である汎用 性のあるハードウェアへの拡張が可能という点に主眼を おいて、言い換えると、汎用性のあるハードウェアを開 発する場合、FPGAに対してダウンロードするコンフ ィグレーション・データの格納および管理方法が重要と

4

なるが、単にコンフィグレーション・データをリード専用のROMに格納した機構のみを持った場合、前述のように、

10 · FPGAの機能を追加する場合等にROMのために ダイナミックに拡張することが不可能となる。

【0019】また、コンフィグレーション・データをリードライト可能なRAMに格納した場合、上記の問題がクリアできるが、このRAMに格納する手段および、管理機構に課題が残る。即ち、

- ・ 既に初期化されたFPGAに対して同一の機能を再 度初期化する場合の管理
- ・ 電源投入時におけるコンフィグレーション・データ の転送等による速度の低下
- ) と言った問題が発生する。

【0020】本発明は上記従来の欠点に鑑み、データ処理装置、特に、ハードウェアの機能を決定するFPGAのコンフィグレーション・データをFPGA内のメモリにダウンロードする機構において、効率良く、初期の立ち上がりを高速化し、システム性能を向上させることができるデータ処理装置を提供することを目的とするものである。

#### [0021]

50

【課題を解決するための手段】図1は、本発明の原理構成図である。上記の問題点は下記の如くに構成したデータ処理装置によって解決される。

【0022】(1) 所定のハードウェアの機能を決定するフィールドプログラマブルゲートアレイ(FPGA)53のコンフィグレーション・データ①を、該ハードウェア内の前記フィールドプログラマブルゲートアレイ(FPGA)53内のコンフィグレーション用メモリ(RAM)530にダウンロードする機能を備えたデータ処理装置において、電源投入時等の初期化時には、読み取り専用メモリ(ROM)3等に、予め、格納されているコンフィグレーション・データ①を、前記フィールドプログラマブルゲートアレイ(FPGA)53内のコンフィグレーション用メモリ(RAM)530にダウンロードする手段②、③を備えるように構成する。

【0023】(2) 所定のハードウェアの機能を決定するフィールドプログラマブルゲートアレイ (FPGA) 53のコンフィグレーション・データ①を、該ハードウェア内の前記フィールドプログラマブルゲートアレイ (FPGA) 53内のコンフィグレーション用メモリ (RAM) 530 にダウンロードする機能を備えたデータ処理装置において、外部記憶装置等からコンフィグレーション・デ

ータ①をダウンロードする際には、前記コンフィグレー ション・データ①を所定のランダムアクセスメモリ (R AM) 6 に転送した後、該ランダムアクセスメモリ (R AM) 6 から前記フィールドプログラマブルゲートアレ イ (FPGA) 53内のコンフィグレーション用メモリ (RAM) 530 にダウンロードする手段③を備えるよう に構成する。

【0024】(3) 所定のハードウェアの機能を決定する フィールドプログラマブルゲートアレイ (FPGA) 53 のコンフィグレーション・データのを、該ハードウェア 内の前記フィールドプログラマブルゲートアレイ (FP GA) 53内のコンフィグレーション用メモリ (RAM) 530 にダウンロードする機能を備えたデータ処理装置に おいて、外部記憶装置等からコンフィグレーション・デ ータ①をダウンロードする際には、既に、前記フィール ドプログラマブルゲートアレイ (FPGA) 53内のコン フィグレーション用メモリ (R'AM) 530 にコンフィグ レーションされているデータ種別と、新たにコンフィグ レーションの依頼をされたデータの種別とを比較する手 段④を備え、該比較手段④で同一のデータ種別と判断さ 20 れた場合には、再ダウンロードしないように構成する。 [0025]

【作用】即ち、本発明においては、上記の問題点を解決 するための手段として、以下の方法を考える。図1の原 理構成図において、

コンフィグレーション・データ①を格納する為のメモ リは、RAM 6 を使用し、該RAM 6からFPGA 5 3 内のRAM 530にダウンロード3するようにして、フ レキシビリティを高める。

【0026】・初期状態のデータ転送等による速度の低 30 下を防ぐため、ハードウェア内部において、電源投入時 にもアクセス可能なリード専用メモリ (ROM) 3 を使 用し、使用頻度の高いデータ、診断用のプログラムデー タ等のコンフィグレーション・データ①を、該ROM 3 に予め格納しておく方法を採用する。この方法を採用す ることにより、電源投入時におけるコンフィグレーショ ン・データの転送等によるデータ転送速度の低下を防 ぐことができる。

【0027】・FPGA 53 内のコンフィグレーション 用メモリ (RAM) 530 へのダウンロード制御部 51,52 40 内に、FPGA用メモリ(RAM)530 でのダウンロー ド状態を判定する機能、即ち、上記比較手段のを持ち、 現在のダウンロード状態(ダウンロードのデータ種別 (データ番号) } と同一の機能をダウンロードする指示 に対しては、再ローディングを実行しない機構を持つ手 段●を採用する。この手段●の採用により、システム性 能を向上させることができる。

【0028】・FPGA 53 内のRAM 530に対して は、ハードウェア内部のROM 3からのダウンロードの

(ファイル記憶装置 7, システム・メモリ 2等) からの RAM 6への転送を実現することで、拡張性を高めるこ とができる。

[0029]

【実施例】以下本発明の実施例を図面によって詳述す る。前述の図1は、本発明の原理構成図であり、図2~ 図4は、本発明の一実施例を示した図であって、図2 は、図1に示してあるダウンロード制御部, FPGA初 期状態判定部,FPGA個別機能部の実施例を示してお り、図3はRAM→ROMコピー手段の流れ図を示し、 図4は、RAM→FPGAへのダウンロード起動手段の 流れ図と、FPGAのダウンロード状態の判定部の動作 を流れ図で示している。

【0030】本発明においては、コンフィグレーション ・データ①を格納する為のメモリとして、RAM 6 を 使用し、該RAM 6からFPGA 53 内のRAM 530に ダウンロードする手段③、初期状態のデータ転送等によ る速度の低下を防ぐため、ハードウェア内部において、 電源投入時にもアクセス可能なリード専用メモリ(RO M)3 を使用し、使用頻度の高いデータ、診断用のプロ グラムデータ等のコンフィグレーション・データのを、 該ROM 3に予め格納しておき、ダウンロードに先立 ち、該ROM 3→RAM 6にコピーする手段②、FPG A 53 内のコンフィグレーション用メモリ (RAM) 53 0 へのダウンロード制御部 51 内に、FPGA用メモリ (RAM) 530 へのダウンロード状態を判定する機能の を持ち、現在のダウンロード状態(ダウンロードのデー タ種別(データ番号)〉と同一の機能をダウンロードす る指示に対しては、再ローディングを実行しない機構を 持つ手段のが、本発明を実施するのに必要な手段であ る。尚、全図を通して同じ符号は同じ対象物を示してい る。

【0031】以下、図1を参照しながら、図2~図4を 用いて、本発明のデータ処理装置の構成と動作を説明す る。本発明のデータ処理装置は、図1に示されているよ うに、中央処理装置(CPU)1が、システム・メモリ 2に展 開されている各種のアプリケーションプログラムを実行 することにより、所定のデータ処理を実行する。このと き、FPGA 53内のコンフィグレーション用メモリ (RAM) 530 ヘダウンロードされるコンフィグレーシ ョン・データをダイナミックに変更(ダウンロード)す ることにより、各種のデータ処理をダイナミックに切り 替えて処理することができるようになる。

【0032】以下、該FPGA 53 内のコンフィグレー ション用メモリ (RAM) 530 ヘダウンロード手段を、 図2~図4によって説明する。図1のダウンロード制御 部 51, FPGA ダウンロード状態判定部 52, FPGA53 は、例えば、図2に示した構成を取る。即ち、マイク ロプログラム制御になっていて、マイクロプロセッサ(M みでは拡張性に乏しくなることから、ハードウェア外部 50 PU) 50が、制御メモリ 55 内に格納されているROM→

20

RAMコピー手段②, RAM→FPGAへのダウンロー ド起動手段③,FPGAのダウンロード状態の判定手段 ◆を実行することにより、図3、図4に流れ図で示した 動作を実行する。

【0033】先ず、図2の構成図、図3の流れ図によっ て、ROM→RAMコピー手段②について、その動作を 説明する。図1において、電源投入時に上記ダウンロー ド制御部 51 は、前述のように、図2のマイクロプロセ ッサ(MPU) 50が、制御メモリ 55 内のROM→RAMコ ピー手段②を実行することに対応する。前述のように、 該ROM 3には、使用頻度の高いデータ、診断用のプロ グラムデータ等のコンフィグレーション・データのが、 予め、格納されている。

【0034】そこで、マイクロプロセッサ(MPU) 50は、 図2の ROMアドレスインタフェース部 540を介して、RO M 3 にROM アドレスを出力し、RAM アドレスインタフェ ース部 541を介して RAM 6に RAMアドレスを出力して、 ROM 3 から RAM 6へのコピー動作を行う。そして、ROM → RAMコピー動作を終了するまで、同じ動作を繰り返 す。 (図3(a) の処理ステップ 100,101,102,103参照) 該ROM→RAMコピー動作が終了すると、MPU 50が、 制御メモリ 55 内の RAM→FPGAへのダウンロード起動プ ログラム③を実行することにより、RAM 6 にコピーされ たコンフィグレーション・データのが、FPGA 53 のコン フィグレーション用メモリ(RAM) 530 にダウンロードさ れる。このようにして、ROM 3内部よりRAM 6にコ ンフィグレーション・データ①を転送した後、該RAM 6から、FPGA 53 のコンフィグレーション・データ用メ モリ(RAM) 530 にダウンロードされる。上記のコピー動 作は、電源投入時のためシステム性能の低下には関与し ない。

【0035】次に、図1のCPU 1がダウンロード要求 をしたときの動作を説明する。即ち、CPU 1は、I/ F 4を通して、ファイル記憶装置 7, 或いは、システム メモリ 2からコンフィグレーション・データ①をRAM 6に転送した後、上記ダウンロード制御部 51 に対し て、RAM 6の内容をFPGA 53 に、該コンフィグレ ーション・データのダウンロードの依頼をする。

【0036】該ダウンロード制御部 51 は、依頼された コンフィグレーション・データ①をFPGA 53 のコン 40 フィグレーション・データ用メモリ(RAM) 530 ヘダウン ロードしFPGA個別機能部を所定の機能に設定する。 FPGA 53 にダウンロードする際、現在のFPGA 5 3 のダウンロード状態をFPGAダウンロード状態判定 部 52 にて判定し、同一機能の再ローディンングを行わ ない様に制御する。(FPGAのダウンロード状態の判定処 理手段のに対応)

図4に基づいて、上記の処理を、更に、詳細に説明す る。即ち、CPU 1からダウンロードの要求があったと

ーション・データ

と、今要求のあったコンフィグレー ション・データ⊕との番号を比較し、一致した場合に は、該FPGA 53 に、既に、おなじ番号のコンフィグ レーション・データのがダウンロードされているものと して、該ダウンロード動作を抑止する。 (図4の処理ス テップ 200参照)

該比較において、コンフィグレーション・データ◎の一 致がみられなかった場合には、RAM→FPAGへのダ ウンロード動作に移る。先ず、マイクロプロセッサ(MP 10 U) 50において、RAMアドレスを出力すると共に、イ ンタフェース部を介してFPGA 53 にダウンロード起 動要求(REQ) を送出し、該FPGA 53 から、レディー 信号(RDY) を受信すると、該FPGA 53 は、RAM 6 か らダウンロードデータ1語を読み込んだと認識し、アド レスを更新して、次の1語の読み込み動作に入ること を、該ダウンロードの終了を認識する迄繰り返す。 {図 3(b)の処理ステップ 201~205 参照)

該ダウンロード動作が終了すると、前述のフラグレジス タ 54 に対して、今ダウンロードしたコンフィグレーシ ョン・データ①の番号を登録する。 (図4の処理ステッ プ 206参照)

上記処理ステップ 201~206 迄の処理が、前述のRAM →FPEAへのダウンロード処理③が対応する。

【0037】 CPU 1は、RAM 6に所定のコンフィグ レーション・データ⊕が無い場合は、ハードディスク (ファイル記憶装置) 7 等に格納されたFPGAコンフ ィグレーション・データΦを一旦システム・メモリ 2に 置くか、直接RAM 6に転送する。

【0038】上記転送の手段は、CPU 1が行っても良 いが、前述のダウンロード制御部 51 に依頼しても良 い。RAM 6への新規コンフィグレーション・データの の登録の際には、RAM 6の容量が許す限り追加動作を 行い、既にダウンロードされたデータを有効に使用する 様に制御する。また、該RAM 6がフルの場合には、既 にロードされたデータを削除し、新規データを格納す る。実際には、削除するという処理フェーズはなく、オ ーパライトで処理される。

【0039】このように、本発明によるデータ処理装置 は、所定のハードウェアの機能を決定するRAM型のF PGAを設けているデータ処理装置に、電源投入時等の 初期化時には、ROM等に、予め、格納されているコン フィグレーション・データのをRAM型のFPGAのメ モリ(RAM)にダウンロードし、外部記憶装置等から コンフィグレーション・データ①をダウンロードする際 には、既に、上記FPGAのメモリ (RAM) にコンフ イグレーションされているデータ種別と、新たにコンフ イグレーションの依頼をされたデータの種別とを比較す る手段を備え、該比較で同一の場合には、再ダウンロー ドしない。又、該FPGAのRAMへのコンフィグレー き、フラグレジスタ 54 に格納されているコンフィグレ 50 ション・データ①のダウンロード時には、追加,又は、

10

オーバライトとするようにしたところに特徴がある。 【0040】

【発明の効果】以上、詳細に説明したように、本発明に よれば、以下に示す効果が得られる。

- ・FPGAを使用し、FPGA用のメモリ(RAM)に対してコンフィグレーション・データのをセットする機構を持つため、フレキシビリティが高まる。
- ・システム・メモリ上等のコンフィグレーション・デー 1 タのを内部コンフィグレーション用RAMに、該コンフ ・メモィグレーション・データの番号により登録する機構をも 10 3 つので、追加機能およびオーバーライト機能により、効 4 率よく管理できる。即ち、RAMへの再コピーの発生を 50 抑えることが可能となり、システム性能の向上を図るこ 51 とができる。 ンロー
- ・初期のコンフィグレーション・データ①をハードウェ ア内部のROMより行うため、最初のダウンローディン グをシステム的に行う必要がなく、初期の立ち上がりが 高速化可能となる。
- ・データ処理装置内のRAMに格納したコンフィグレーション・データ①をFPGAにローディングする際に、現在のFPGAのダウンロード状態を管理することで、不要なダウンロード(同一機能の再ローディング)を削減することが可能となり、システムの性能を向上させることができる。

【図面の簡単な説明】

【図1】本発明の原理構成図

【図2】本発明の一実施例を示した図(その1)

【図1】

【図3】本発明の一実施例を示した図 (その2)

【図4】本発明の一実施例を示した図(その3)

【図5】従来のデータ処理装置のダウンサイジング技術を説明する図(その1)

【図6】従来のデータ処理装置のダウンサイジング技術を説明する図(その2)

【符号の説明】

中央処理装置(CPU)
 システム・メモリ

10 3 . 読み取り専用メモリ(ROM)

4 インタフェース部(I/F)

50 マイクロプロセッサ(MPU)

 51
 ダウンロード制御部
 52
 FPGA ダウ

 ンロード状態判定部

53 フィールドプログラマブルゲートアレイ(FP

GA) 54 フラグレジスタ 55 制御メモ

リ 540 ROM アドレスインタフェース部

20 541 RAM アドレスインタフェース部

530 FPGAのコンフィグレーション用メモリ(RAM)

6 ランダムアクセスメモリ(RAM)

7 ファイル記憶装置

① コンフィグレーション・データ


② ROM →RAM コピー処理手段

③ RAM →FPGAへのダウンロード起動手段

◆ FPGAのダウンロード判定手段

【図3】


本発明の一実施資を示した図(その2)



【図2】


【図4】

本発明の一実施例を示した図(その1)




【図5】

#### 本発明の一実施的を示した図(その3)




【図6】

#### 従来のデータ処理装置のダウンサイジング技術を説明する図(その1)



**(**2)

#### 従来のデータ処理装置のダウンサイジング技術を説明する図(その2)



This Page Blank (uspto)

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER.

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

This Page Blank (uspto)